Brunni (./34) :
En parallèle je suis en train de songer à la création d'un petit processeur virtuel pour lequel je vais générer mon code. Ce qui semble le plus immédiat c'est bien sûr un processeur à pile, mais c'est pas très réaliste (et puis ça bypassera l'allocation des registres et tout). Donc je pense que je vais plutôt partir sur un processeur RISC 16-bits à architecture Harvard, afin de pouvoir avoir 64k de code et 16k de données + 16k paginés. Je complèterai avec 8k de RAM, 16k de VRAM (ben oui on va en faire une console), 4k de SRAM et 4k d'IO. Miam, ça va être l'occasion de mêler mon intérêt pour l'émulation avec celui de la compilation ^^

Tiens, ça me fait penser au processeur RISC 16 bits que j'ai fait créer à mes élèves en début d'année (mais après, il a été implémenté en FPGA, c'est encore plus mieux  )