Flanker (./61) :

Brunni (./59) :
Ca c'est sûr, j'aimerais bien savoir le faire ^^
D'ailleurs il ressemble à quoi?

RISC 16 bits, chaque instruction est conditionnée par 3 bits (mais 8 conditions, ça fait peu ), il y a 5 bits pour le code d'instruction (32 au total), 1 bit signale si le SR est mis à jour, et 7 bits sont utilisés numéroter les registres (on a un processeur de type 1 adresse)

marrant tu (enfin est-ce toi qui a fait cet exo a la base?) a un CPU qui reprend des principes de l'ARM ^^