Comparaisons de machines. - Page 1

Comme je sais que vous aimez comparer les perfs des machines, voici un bench comparant differentes machines et leurs architectures:

http://swox.com/gmp/gmpbench.html

C'est rigolo. Les deux premieres places sont prises par l'alpha et l'ithanium... qui fonctionnent bien plus lentement que le P4 et l'athlon

faut compiler => chian

Ben heu.

cd gmp
configure
make
make install

cd ..
cd gmpbench
configure
make
./gmpbench

Pas complique.

-

Si c'est bien compiler... Comme ca, tu peux compiler comme tu veux.

PpHd :
C'est rigolo. Les deux premieres places sont prises par l'alpha et l'ithanium... qui fonctionnent bien plus lentement que le P4 et l'athlon

Ce n'est pas "rigolo", ce sont des machines 64 bits, alors que le P4 et l'Athlon sont des machines 32 bits. La fréquence n'est pas tout.
Compare avec un Opteron, et l'Itanium ne fera plus aussi bonne figure à mon avis...
Et d'ailleurs, ces benchs ont été réalisés avec des versions très différentes de GCC, voire en certains cas avec des compilateurs différents.

Ben rigolo. Tout le monde pense GigaHertz. Puis voila c'est tout. Ok, ca t'as pas fait rire.

Ensuite, je signale que pour avoir essayer GCC 3.3 pour itanium. Ben... c'est pas top le code compile

Parce que l'architecture IA-64 est trop complexe. Tout le monde s'en plaint sur la mailing list de GCC. L'architecture AMD64 (x86-64), elle, est gérable par le même frontend GCC que le IA-32/x86-32.
Comme quoi certains producteurs de CPUs se compliquent vraiment la vie...

Ben oui, forcement. C'est la meme chose que l'ia 32.

L'itanium c'est fait pour etre fait a la main. Miam.

PpHd
: L'itanium c'est fait pour etre fait a la main.

Arf...
Presque tout le monde dit le contraire, c'est-à-dire que l'Itanium est pratiquement impossible à programmer en assembleur vu sa complexité.

Ben je m'y lance

Bonne chance!

Le seul probleme est que GNU as... Ben pas top.
Exemple:

	.file	"bench2.c"
	.pred.safe_across_calls p1-p5,p16-p63
	.text
	.align 16
	.global mpfr_inits_random#
	.proc mpfr_inits_random#
mpfr_inits_random:
	.prologue 12, 42
	.spill 40
	.mii
	.save ar.pfs, r43
	alloc r43 = ar.pfs, 8, 5, 1, 0
	adds r2 = 8, r12
	mov r3 = r12
	.mmi
	.fframe 64
	adds r12 = -64, r12
	;;
	.save ar.unat, r44
	mov r44 = ar.unat
	.save rp, r42
	mov r42 = b0
	.mii
	.mem.offset -8, 0
	st8.spill [r2] = r39, -16
	cmp.ne p8, p9 = 0, r32
	adds r41 = 24, r12
	.mmi
	.mem.offset 0, 0
	st8.spill [r3] = r38, -16
	;;
	.mem.offset 8, 0
	st8.spill [r2] = r37, -16
	nop.i 0
	.mmi
	.mem.offset 16, 0
	st8.spill [r3] = r36, -16
	;;
	.mem.offset 24, 0
        st8.spill [r2] = r35, -16
	nop.i 0
	.mfb
	.mem.offset 32, 0
	st8.spill [r3] = r34
	nop.f 0
	nop.b 0
	;;
	.mib
	.mem.offset 40, 0
	st8.spill [r2] = r33
	.body
	nop.i 0
	(p9) br.cond.dpnt .L7
.L5:
	.mib
	mov r40 = r1
	mov r45 = r32
	br.call.sptk.many b0 = mpfr_init#
	;;
	.mib
	mov r1 = r40
	mov r45 = r32
	br.call.sptk.many b0 = mpfr_random#
	;;
	.mii
	mov r8 = r41
	mov r1 = r40
	adds r41 = 8, r41

Etc. Je vais pas faire un dump complet.

Argh, c'est du chinois tout ça! Vive le bon vieux 68k.

Une fois que les compilos seront Ok, ca dechirera l'ia-64 (une fois que...)
Remarque... ca fera peut etre comme Multics

Euh un, processeur 64 bits c'est quoi au juste, il m'a semblé être dit qu'il était en faite constitué de 2 registres de 32 Bits.
Pourquoi ils sont plus rapide que les processeurs 32 Bits, c'est seulement dû à l'architecture?

Bah, si au lieu de add.l %d1,%d3;addx.l %d0,%d2, tu peux faire un seul add.ll %d0/%d1,%d2/%d3, ça va 2 fois plus vite. Et pour les multiplications/divisions, c'est encore plus remarquable. Et vu que GMP (le bench cité), c'est du calcul grande précision (précision arbitraire), le nombre de bits que le processeur peut traîter en même temps est très important.

Ah ouai d'accord.

Les procs 64 bits gèrent n'importe quelle paire de registres, ou seulement des registres contigus (ou encore seulement certains couples de regs) ?

Ça dépend du processeur.
La plupart ont des registres 64 bits dédiés, et on peut accéder à leurs 32, 16 et 8 bits de poids faible, tout comme on peut accéder à %d0:w et %d0:b sur le 68k.

Les procs 64 bits sont tous des RISC.
Oups, j'oublias l'AMD-64. Bah, les AMD restent quand meme fondamentalement des RISC avec une pipeline supplementaire