fonctionnement du hardware - Page 2

illwieckz :
m'enfin je crois qu'ExtendeD fait la différence, il utiulise le terme qu'hvsa a utilisé, et que quand hvsa parle de RAM il faut comprendre la DRAM, (même si c'est un abus de language trop courant, c'est ce "trop courant" qui fait que l'on comprend)
D'ailleurs si on cherche la petite bête on peut dire que ce n'est pas de la RAM mais de la RWM (donc par extension de la DRWM)
...mais bon là on touche à un abus de language encore plus répandu.

Le pbm en l'occurrence, c'est qu'une TI utilise de la SRAM, pas de la DRAM, et abuser de RAM en parlant de DRAM est une faute, RAM inclue SRAM et DRAM

Godzil :
Nan la tu parle d'un style de ram très particulier, la DRAM (Dynamic RAM), la SRAM (Static RAM) n'a pas besoin de ce rafraîchissement, mais coûte plus cher, mais demande moins d'électronique autour.

Ben si, la SRAM a aussi besoin d'être rafraîchie (essaye d'en éteindre une ^^), mais si tu veux le circuit de rafraîchissement est intégré à chaque bit et est tout le temps activé dans le cas de la SRAM, alors qu'il doit être fait "logiciellement" dans le cas de la DRAM...

@ squale92 (./28)
W c'est pour Write en effet comme l'a dit hibou (./29)
RWM = Read Write Memory (parce que les temps de lecture et d'écriture sont proches)


@ Godzil (./31)
Le pbm en l'occurrence, c'est qu'une TI utilise de la SRAM, pas de la DRAM" > autant pour moi
"et abuser de RAM en parlant de DRAM est une faute, RAM inclue SRAM et DRAM" > je n'ai pas dit que ce n'était pas une faute (j'ai dit qu'elle était commune), d'ailleurs justement cela a été la source de mon erreur.

./33> ah, ok
tu prend R pour Read ^^
je prennais R pour Random

Pollux :
Ben si, la SRAM a aussi besoin d'être rafraîchie (essaye d'en éteindre une ^^), mais si tu veux le circuit de rafraîchissement est intégré à chaque bit et est tout le temps activé dans le cas de la SRAM, alors qu'il doit être fait "logiciellement" dans le cas de la DRAM...

Euh, tu es sûr ? On peut pas dire qu'un inverseur ait besoin d'être rafraichi.

Bah c'est vrai que la dissipation d'énergie est faible puisqu'il n'y a aucun changement d'état, mais il s'agit qd même bien d'une espèce de dispositif de rafraîchissement, non ? (i.e. un dispositif qui consomme de l'énergie pour maintenir l'information, sans quoi elle serait perdue)

Ce n'est pas la définition de volatil ?

Pollux
: (i.e. un dispositif qui consomme de l'énergie pour maintenir l'information, sans quoi elle serait perdue)

Ok, vu comme ça... C'est plutôt maintenir l'état que le rafraîchir par read/write.

[edit] d'ailleurs je suis pas le seul à penser comme moi : http://www.pcguide.com/ref/ram/typesSRAM-c.html http://www.answers.com/topic/static-random-access-memoryhttp://www.answers.com/topic/static-random-access-memory http://ciips.ee.uwa.edu.au/~morris/CA406/memory.html

Ben dans ton premier lien :

Static RAM is a type of RAM that holds its data without external
refresh, for as long as power is supplied to the circuit. This is contrasted to dynamic RAM (DRAM), which must be refreshed many times per second in order to hold its data contents.

Je suis bien d'accord qu'en pratique, on ne parle pas de rafraîchissement pour la SRAM, parce qu'on n'a pas à s'en préoccuper ; mais conceptuellement, on peut dire que là où une RAM dynamique utilise le strict minimum de logique pour chaque bit, et a besoin d'un rafraîchissement externe, dans le cas d'une RAM statique on peut dire que le rafraîchissement est "distribué", ce qui donne l'avantage d'un circuit plus simple et qui consomme moins, mais qui a l'inconvénient de prendre pas mal plus de place par bit...

@ squale92 (./34)
Oui c'est là tout le problème sigles et tout ce qui se base sur des initiales... Pour RAM R==Random mais pour RWM ou ROM c'est R=Read.

J'ai d'ailleurs trouvé une page très intéressante sur wikipedia : http://fr.wikipedia.org/wiki/M%C3%A9moire_viveémoire_vive qui a trait à tout ça.
Si l'on en croit cette page la ROM est de la RAM, donc RAM = RWM+ROM, et en réalité ce que l'on appelle ROM c'est NVRAM...
Ce qui a l'air juste d'ailleurs vu que dans le noyau linux il y a une option qui crée un /dev/nvram qui pointe vers une certaine "ROM" de la carte mère. (Je ne sais plus si c'est dans la branche stable par contre, je n'en suis pas sûr)

[edit : faute de frappe c*nne qui faisait f*irer le lien]

Thepro :
On peut faire une L avec un AO et un condo ^^

tpeux aussi en faire une directement sur un circuit... (exemple simple, tu fais une spirale et le tour est joué, souvent utilisé comme antenne en VHF d'ailleurs)

Pollux
:

Godzil :
Nan la tu parle d'un style de ram très particulier, la DRAM (Dynamic RAM), la SRAM (Static RAM) n'a pas besoin de ce rafraîchissement, mais coûte plus cher, mais demande moins d'électronique autour.

Ben si, la SRAM a aussi besoin d'être rafraîchie (essaye d'en éteindre une ^^), mais si tu veux le circuit de rafraîchissement est intégré à chaque bit et est tout le temps activé dans le cas de la SRAM, alors qu'il doit être fait "logiciellement" dans le cas de la DRAM...

une sram est statique sinon c'est une dram avec controleur interne

une dram c'est transistors + condos donc oui elle doit etre rafraiche toutes les ms par un controleur externe (en en plus vaut mieux controler aussi les erreurs)

une sram est STATIQUE elle n'a besoin d'aucun rafraichissement car chaque bit est un flip/flop a portes logiques et c'est bien pour ça qu'elle coute la peau du cul.

donc il n'y a aucun rafraichissement sur une sram (t'as déja vu un quartz pour séquencer le rafraichissement, à coté des puces de ram de la TI?).

Evidemment quand on coupe l'alim l'état des flip flop est perdu mais ça c'est toutes les RAM, c'est pas un argument pour parler de mémoire dynamique, mais volatile.

Pour une mémoire flash, schématiquement, on va obliger une zone conductrice entre 2 zones isolante à stocker une charge: méthode: on bourrine un peu la tension pour dépasser la tension max d'isolement de la zone. Des charges restent bloquées. Pour la lecture cette charge stockée proche d'un transistor change sa conductivité.

Attention technique

Pour l'effacer on peut pas inverser ou annuler la charge d'une cellule donc on va effacer une page mémoire complète en bourrinant une autre technique (j'ai pas les détails)

Autre technique

les bits dans une page sont accédés séquentiellement par un registre a décalage, ce qui permet de simplifier le cablage général de la puce et d'accélérer les transferts (modes DMA ou "burst" )

Evidemment on accède pas séquentiellement un giga complet, sinon les temps d'accès ne seraient pas les mêmes au début et a la fin de la mémoire (alors que c'est exactement le cas)

Si vous aviez réfléchi 3 secondes vous vous seriez souvenu qu'une mémoire flash est une mémoire de masse comme un disque dur. Pour tous les ordis tous les périphs flash sont vus comme des disques durs avec les parametres CHS aussi.

Donc il est tout a fait logique que les pages mémoires d'une flash fassent.... 512 octets, soit un secteur
ce qui répond en même temps au post 15 qui est pas si chinois que ça quand on sait de quoi tu veux parler.

dans cette optique, accéder aléatoirement a une flash est une grosse perte de temps avec tous les signaux a coté. en plus c'est complètement inutile; la flash est une mémoire de masse, contrairement a la sram (dont est faite les caches des CPUs) qui est une mémoire de travail essentiellement aléatoire.

squalyl^2 :
une sram est STATIQUE elle n'a besoin d'aucun rafraichissement car chaque bit est un flip/flop a portes logiques et c'est bien pour ça qu'elle coute la peau du cul.
donc il n'y a aucun rafraichissement sur une sram (t'as déja vu un quartz pour séquencer le rafraichissement, à coté des puces de ram de la TI?).

Ben non puisque ce que je dis c'est que le "rafraîchissement" (maintien de la charge stockée) se fait en permanence sur une SRAM, et effectivement le "circuit de rafraîchissement" (flip-flop) est dupliqué sur chaque bit et coûte la peau du cul ^^



Comme j'ai pas l'impression de m'être bien fait comprendre, ze vais prendre une comparaison plus facile à comprendre : une DRAM, c'est plein de petites flaques d'eaux qui finiraient par s'évaporer au soleil si on les laissait toutes seules, mais heureusement de temps en temps y a un gentil nuage qui vient pleuvoir dessus pour s'assurer qu'elles s'évaporent jamais complètement. Une SRAM, c'est tout un système d'irrigation qui vient humidifier chaque bit en permanence dès que le niveau d'eau commence à baisser. Evidemment, on ne parle pas au sens propre de "pluie" dans un système d'irrigation, mais conceptuellement le système d'irrigation remplit *exactement* le rôle du nuage (à la différence qu'il n'a pas besoin d'intervention extérieure, est plus économe en eau mais a besoin de bcp de tuyauterie installée)

Pollux, t'as pensé à devenir prof ?

Mais je continue à penser que parler de rafraîchissement dans le cas des SRAM est un abus de langage.

ExtendeD :
Pollux, t'as pensé à devenir prof ?

Nan, ça me ferait chier

Pourtant...

squalyl^2 :
Donc il est tout a fait logique que les pages mémoires d'une flash fassent.... 512 octets, soit un secteur

Vlan

Les "secteurs" de la flash des TI font 64Ko pas 512 octets hein

Ah tiens ça me fait penser que j'avais oublié de répondre à cette partie du post, merci ^^
Pour répondre à ta remarque : non, là on parle de secteurs de "lecture séquentielle", pas de secteurs d'effacement ; dans le cas de la TI, il n'y a pas de lecture séquentielle, la lecture est totalement aléatoire (donc si tu préfères les "secteurs de lecture" sont de 2 octets ^^)


squalyl> Tu es sûr de ce chiffre, ou c'est une supposition ? Et c'est pas parce que les clés USB l'utiliseraient pour des raisons de facilité d'interfaçage que c'est la taille de secteur "naturelle" de la Flash ^^ (et oui c'est bien évident que les secteurs ne font pas 512 Mo c'était juste parce que ma récursion commençait par ce côté-là ^^)

pollux > tu capillotractes une flip flop est statique par essence. Ce n'est pas un rafraichissement intégré à chaque bit.



l'est où le système dynamique là?

godzil > ca dépend des puces évidemment tu me crois assez con pour penser que toutes les flash du monde ont la même taille de secteur? alors ton vlan tu le prends et tu te le... enfin bon.

pour les secteurs c'est plus compliqué mais ca reste dans la taille de kilo-octet
http://www.datasheetarchive.com/semiconductors/download.php?Datasheet=1847752

je suis en train de penser que tous les chips de flash que j'ai déja rencontré ont une lecture aléatoire

squalyl^2 :
pollux > tu capillotractes une flip flop est statique par essence. Ce n'est pas un rafraichissement intégré à chaque bit.

l'est où le système dynamique là?

Dans t...

Non, le système n'est pas dynamique (jamais dit ça, justement le "rafraîchissement" tourne en permanence, donc on est en régime permanent) mais il y a bien des électrons qui s'échappent pour des raisons X ou Y et qu'il faut "remettre" dans le circuit : la DRAM résout ce problème en rafraîchissant périodiquement son contenu, la SRAM résout ce pb par le système de flip-flop + alimentation (rafraîchissement continu). C'est si difficile que ça à comprendre ?

squalyl^2 :
je suis en train de penser que tous les chips de flash que j'ai déja rencontré ont une lecture aléatoire

Les flash sont a accès aléatoire, par contre les EEPROM sont souvent en lecture séquentielles (mais rien n'empêcherais de faire des flash séquentiels, mais bon)

et puis les EEPROM séquentielles sont rarement très grosses, et on y dialogue avec un protocole série, et on peu avec certaines des instructions aller a une adresse précise, mais plusieurs lectures consécutives donnent les octets consécutifs dans la mémoire.

Tiens d'ailleurs, sur pas mal de carte mère, il me semble que la mémoire qui sert a stocker les paramètres du BIOS sont souvent dans des EEPROM Série/Séquentielles

Godzil :
et on peu avec certaines des instructions aller a une adresse précise

mais alors c'est juste une question d'interfaçage, parce qu'ils font passer l'adresse et les données sur le même bus... de même que sur TI, c'est plus rapide d'accéder à la ram avec (a0)+ qu'avec 42(a0) : mais la RAM elle-même reste bien aléatoire

je parle pas de tte les EEPROM séquentielles/série hein, les plus evolué on ce genre de fonctionnement, mais il m'etonnerais qu'il s'agisse de mémoire a acces aléatoire.

Généralement les mémoire séquentielles sont plutot géré comme des rotations de bits/octets (et ça implique qu'une fois au bout de la mémoire (par ex $FFFF on retombe apres a $0000)

Pollux :
la SRAM résout ce pb par le système de flip-flop alimentation (rafraîchissement continu). C'est si difficile que ça à comprendre ?

non mais dans mon petit cerveau un rafraichissement j'y collais le mot "périodique" désolé le rafraichissement se fait en effet en permanence par l'alim.

Godzil :
mais plusieurs lectures consécutives donnent les octets consécutifs dans la mémoire.

Oui comme tu le dis en 53 ceci concerne surtout les eeprom I²C ou SPI où c'est plutot le protocole qui est "rapidifié" par des lectures en bust.