Enfin une extension mémoire réalisable rapidement! - Page 16

*et le 68000 travaillant que sur 32 bits, c'est une ineptie de penser qu'un vecteur puisse en faire plus*

Je venais de le dire... Et c'était façon de parler, t'as absolument tenu à dire que si je dit vecteur 64 bits,
il va forcément y avoir un saut vers une adresse 64 bits, alors qu'encore une fois, c'était façon de parler.
Et comme tous les bouquins du 68k utilisent cette "façon de parler" si tu la corriges y'a pas que moi à corriger.

Tu as tort: reconnais-le et arrête de pourrir ce topic ... ça ne va pas te tuer de reconnaitre ton erreur, si ?

Quelle erreur ? Je peux savoir au moins ?
J'ai déjà lu dans ce topic que $0 était le PC, mais ça c'est pas une erreur, bien sûr...
Et quand je parle des 64 bits de l'initialisation, vince me demande où j'ai lu ça, je lui donne.
J'ai dit que l'initialisation se fesait avec 64 bits (en utilisant l'expression vince-ment incorrecte "vecteur 64 bits")
se qui sur un proc avec registres 32 bits est strictement équivalent à dire 2 vecteurs 32 bits.
Maintenant, qu'on me casse les ******** en prétendant que j'ai dit qu'il y avait saut 64 bits, non.

"parle des 64 bits de l'initialisation, vince me demande où j'ai lu ça, je lui donne. "

erreur : tu me parles du vecteur d'init de 64 bits, et vu que tu t'étais planté eh bah la référence que tu m'as donnée parle (et elle ne se trompe elle au moins) de 64bits contenant 2 vecteurs....

maintenant si pour toi 1 et 2 c'est pareil on peut te laisser croire que tu n'as pas fait d'erreur... (ce que tu laisses sous entendre parceque deux vecteurs sur 64 bits ça reste deux vecteurs sur 64 bits ça ne sera jamais 1 vecteur sur 64 bits ni 4 vecteur de 16bits.. ... ... ni 64 vecteurs de 1 bits, puisque le découpage que tu en ferais ne correspondrait plus à des vecteurs.)

Non justement, elle cite un vecteur 64 bits, et énumère les vecteurs 0 (le 64), 2,3,4,5... Mais pas deux vecteurs 32 bits.
On s'en fout ça revient au même.

Et tu hallucines complètement: j'ai dit quand 2 vecteurs 64 bits ?

là encore tu lis en diagonale...

2 vecteurs 64 bits c'est 128 bits
j'ai rappelé que tu avais parlé de 2 vecteurs SUR 64 bits (ce qui fait 2vecteurs de 32 bits)

NON J'AI PARLE DE 1 VECTEUR D'INITIALISATION SUR 64 BITS = 2 VECTEURS SUR 32 BITS EST-CE QUE TU SAIS LIRE ?

oui je sais lire...
au hazard
post 447

BSS :
Putain mais quel chiant ce mec !!!!!
2 vecteurs 32 bits = 1 vecteur 64 bits
C'est ce que je te dis depuis le début, tu vas pas faire chier à dire que tous les vecteurs sont 32 bits et que le
vecteur d'initialisation c'est deux vecteurs. Comment dire que l'autre a tort en disant
la même chose autrement, c'est de la mauvaise foi. Le 68000 ayant des registres 32 bits, il ne pouvait de toute façon pas y avoir 64 bits qui ne puissent pas se couper en 2.

et tu en as parlé dans les posts 405(que tu as édité) 410 425 452 454

Précisément. Ca te gêne d'entendre vecteur 64 bits parceque ça t'évoque l'idée d'une adresse 64 bits ?
Alors disons une trappe avec 2 vecteurs (32 bits, je précise...), une seule fonction (l'initialisation) grâce à deux adresses 32 bits.
Ca te va, là ?

Vince a raison. Et c'est carrément lâche d'éditer les posts où tu te trompes après qu'on t'en ai fait la remarque. Encore une fois, tu devrais admettre tes erreurs.

-> incident clos (et pas la peine d'en rajouter)

une trappe => LOL tu as lu trap vector et tu as passé le tout dans systran ?....
un vecteur N bits pointe sur une adresse de M bits avec M>=N (mais le plus souvent N=M) donc quand tu dis vecteur 64 bits, il s'agit d'une adresse d'au moins 64 bits

Bluesilk> t'arrêtes de pourrir mon topic stp?
Vince> arrête de répondre il veut pas comprendre.
ximoon> merci.

ok

et alors tes chips intel tu es parvenu a les interfacer à ton moto ou pas ? (y'a une astuce d'inversion/adaptation des signaux)

non pour le moment je suis en [ré]visions de partiels donc j'ai pas trop le temps de m'en occuper.
mais c'est vrai va falloir que je transforme {LDS,UDS,AS,R/W} en RD/WR/CS pour chaque circuit... portes logiques de base je pense.

j'hésite encore quand à la structure mémoire à employer:
- soit deux chips de RAM 2M*8bits pilotant chacun la moitié du bus 16 bits, l'une sur LDS et l'autre sur UDS.

- soit passer en bus 8 bits et utiliser LDS et UDS pour reconstruire A0.

j'aimerais bien la 2e solution pour rester dans ce que je connais et pouvoir brancher une FLASH 8 bits

edit: c pas E, c AS

heuuuu

Un 68000 utilise de temps a autre le bus sur 16bit !

move.w xx,xx

utilise le bus sur 16bit !

ok, d'accord.
Mais y'a la broche MODE qui permet de passer en mode 8bits, et qui fait ce chargement en deux cycles de bus.
Justement ce qui m'avait coincé c'est que sur mon circuit j'ai pas la ligne MODE:

donc oué, je vais utiliser le 16 bits.
Mais si je veux brancher une FLASH 8 bits, je fais comment?
ah oué aussi ya le /DTACK qui m'embête.

utilise 2 puces

une sur d0 -> d7 l'autre sur d8 -> d15

si tu met 2 puce de 4Mb sa ferras au total 8Mb bien sur (par ex)

ya que ça ou alors faut une electronique passablement complexe

Pour le "mode" tu es sur que c'est pour le 68000 ??? (sa serait pas un 68008 ou 68010 ??)

eh vi mode je l'ai pas, faut un 68008
et j'ai 2 puces de RAM non volatile de 2 MB chacune.
comme elle est non volatile, je crois que je vais m'en servir comme mémoire système aussi. je peux toujours prévoir des extensions

L'élec sera un peu compliquée, bah vi mais bon en réalisant tout ca en CAO ca passe

Ca c'est donc posé. Y'aura 4 Mo (=2Mo*2) de mémoire sur mon bus 16 bits, mappées en 0 comme ca c plus simple. Les mémoires seront préchargées comme ca pas de pb avec les vecteurs

n'empêche que juste après me faudra câbler une UART pour pouvoir communiquer, sinon c pas possible de développer quoi que ce soit. un mapping en mémoire, je pense.

ben si tu fait des IO oui tu est obligé de mapper en mémoire avec un 68000 c pas un x86 d'intel

-

Orion_ >

orion: faut suivre des cours d'archi

pour ta flash 8 bit, un cache un word suffit (l'idéal serait une latch à entrée mixte (série parallèle) (donc décalage géré) et préload sur 8 ou 16 bits (tu n'en utilise que 8)

[A15..1+/uds+/lds]=>chipselect + sélection du bloc de 8 bits de flash
[Flash7..0]=>[InputLatch7..0]
>>>Shift>>> 8
bloc++ (certaines flash ont un fonctionnement qui le permet, la tienne ?)
[Flash7..0]=>[InputLatch7..0]
[D15..0] <= [OutputLatch7..0-15..8]

normalement c'est bon...

pour l'adaptation intel=>moto (et lycée de versailles) y'a des chips tout fait à pas très cher, sinon un câblage intelligent peut suffire (tu doubles les signaux, et comme ça tu n'as besoin que d'une fois la logique d'apatation, mieux que de l'avoir une fois par périph non compatible bus)

vince> Je crois qu'en fait je mettrai pas de flash, ca me fait iech de devoir programmer par bloc. Mes NVRAMs bq4017 me plaisent bien, et sont pas chères, rapides (70ns) et de bonne taille. je vais utiliser ca en stockage aussi.
(Si je veux les rendre volatiles, j'étudierai un charcutage de boitier pour gicler la pile lithium de sauvegarde incluse! Mais je pense pas, ca permet de régler mon pb de vecteurs au démarrage)

godzil> on est pas obligé de faire de l'archi pour ca. Moi j'en ai jamais eu un seul.

orion> Un "1" binaire est représenté électriquement par une tension de 5V (ou 3.3V dans les trucs récents) et un "0" par une tension nulle. c'est ca la correspondance. Une mémoire FLASH ou autre est une puce comprenant une alim, autant de fils que de bits d'adresse nécessaire, autant de fils que de bits de données, et des fils de contrôle.

Quand le proc exécute:
move.b donnée-source-registre, donnée-dest-en-ram:
, il convertit "donnée-dest-en-ram" en binaire, applique les tensions correspondantes sur les fils d'adresse de la mémoire, fait la même chose pour écrire la donnée sur les fils correspondants, puis met un front descendant (transition 5v-0v) sur le fil de contrôle d'écriture, et cela copie la donnée binaire électriquement dans la mémoire.

une ram tu peux schématiquement voir ca comme un réseau de bascules D, en fait c plus complexe.

Si tu veux faire un truc avec proco+ram pour commencer je te conseille le 8051, suite par mail, minimsg ou msn.

j'aurais plutôt conseillé un système 68hc11 en regard du profil de orion mais bon... (il est familier des structures moto avec le 68k, les atari....)

ouais bof moi j'aime pas son système de registres au hc11. enfin oué c pas bien compliqué non plus.

l'idéal, c'est un 68hc811F2 ou du même genre avec une (assez) grosse eeprom, qui permet de limiter le circuit principal à la puce et son horloge...

c'est bien les roms, mais c mieux les rams pour faire des programmes gourmands

en gros: grosse rom=>gros programme=>grosses ressources=>grosse ram nécessaire.

En général à part cas particulier où t'as besoin de grosses données statiques, c'est mieux d'avoir de la ram je trouve (avec une rom pas ridicule bien sur)

vince
:

[ftp83plus]
: #382> en passant le truc de sami n'A jamais marché

le fait que tu ne sois pas parvenu à le faire fonctionner ne veux pas dire qu'il n'a jamais marché...

Ben écoute, la programmation du PIC a étét faite par un professionnel, et aucun des autres composants n'A subi de chaleur (plaquette d'essai), donc si ça marche ni vec ma 83+ ni avec ma 92+ et encore moins avec ma 83+SE, je pense que le pb ne vient pas de moi..

Orion_ :
tiens ça ma toujours intriguer ça, comment electroniquement, cabler un proc avec de la ram et rom
savoir comment des adresses mémoire que l'on utilise en programmation peuvent etre repercuté une fois cablé en elec.
vais me renseigner, a la limite ça me plairais bien de monter un petit proc avec de la ram et de la rom ^^ si c pas trop trop dur vu que je connais pas grand chose en elec, (enfin si, un peu puisque je fait SI, mais bon)

C'est pas compliqué, on a vu ça l'année dernière en un cours de 4 heures (STI élec powa ).
Le seul truc pouvant sembler chaud c'est le décodage d'adresses... mais toi qui connait bien le binaire, je vois pas de pb
Enfin, ça dépend du proc et de ce que tu veux mettre autour... un simple proc + mémoire à même fréquence, c'est vraiment bateau à monter